

MEMORY ELEMENT WITH MEMORY MATERIAL COMPRISING PHASE-CHANGE MATERIAL AND DIELECTRIC MATERIAL

Patent number: JP2002512439T

Publication date: 2002-04-23

Inventor:

Applicant:

Classification:

- international: H01L27/10

- european: G11C16/02C; H01L45/00B

Application number: JP20000544500T 19990420

Priority number(s): US19980063174 19980420; WO1999US08564
19990420

Also published as:

WO9954128 (A1)

EP1087867 (A1)


CA2324927 (A1)

[Report a data error here](#)

Abstract not available for JP2002512439T

Abstract of corresponding document: WO9954128

An electrically operated, single cell memory element (30) comprising: a volume of memory material (36) defining a single-cell memory element, the memory material comprising a heterogeneous mixture of a phase-change material and a dielectric material; and means (6, 8A) for delivering an electrical signal to at least a portion of the volume of memory material. An electrically operated, single-cell memory element (30) comprising: a volume of memory material (36) defining the single-cell memory element, the memory material comprising a phase-change material and a dielectric material where the phase-change material has a plurality of detectable resistivity values and can be set directly to one of the resistivity values without the need to be set to a specific starting or erased resistivity value, regardless of the previous resistivity value of the material, in response to an electrical signal; and means (6, 8A) for delivering the electrical signal to at least a portion of the volume of memory material.



Data supplied from the esp@cenet database - Worldwide

PCT

WORLD INTELLECTUAL PROPERTY ORGANIZATION
International Bureau



INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification ⁶ : B32B 3/00, H01L 9/00	A1	(11) International Publication Number: WO 99/54128 (43) International Publication Date: 28 October 1999 (28.10.99)
(21) International Application Number: PCT/US99/08564 (22) International Filing Date: 20 April 1999 (20.04.99)		(81) Designated States: AU, BR, CA, FI, JP, KR, MX, NO, RU, SG, UA, European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
(30) Priority Data: 09/063,174 20 April 1998 (20.04.98) US		Published <i>With international search report. Before the expiration of the time limit for amending the claims and to be republished in the event of the receipt of amendments.</i>
(71) Applicant: ENERGY CONVERSION DEVICES, INC. [US/US]; 1675 West Maple Road, Troy, MI 48084 (US).		
(72) Inventors: OVSHINSKY, Stanford, R.; 2700 Squirrel Road, Bloomfield Hills, MI 48013 (US). CZUBATYJ, Wolodymyr; 2426 Walter, Warren, MI 48092 (US). STRAND, David, A.; 5611 Prior Lane, Bloomfield Hills, MI 48301 (US). KLERSY, Patrick, J.; 766 Camilla, Lake Orion, MI 48360 (US). KOSTYLEV, Sergey; 1208 Lenox, Bloomfield Hills, MI 48304 (US). PASHMAKOV, Boil; 2133 Jarman, Troy, MI 48098 (US).		
(74) Agents: SCHLAZER, Philip, H. et al.; Energy Conversion Devices, Inc., 1675 West Maple Road, Troy, MI 48084 (US).		
(54) Title: MEMORY ELEMENT WITH MEMORY MATERIAL COMPRISING PHASE-CHANGE MATERIAL AND DIELECTRIC MATERIAL		
(57) Abstract		
<p>An electrically operated, single cell memory element (30) comprising: a volume of memory material (36) defining a single-cell memory element, the memory material comprising a heterogeneous mixture of a phase-change material and a dielectric material; and means (6, 8A) for delivering an electrical signal to at least a portion of the volume of memory material. An electrically operated, single-cell memory element (30) comprising: a volume of memory material (36) defining the single-cell memory element, the memory material comprising a phase-change material and a dielectric material where the phase-change material has a plurality of detectable resistivity values and can be set directly to one of the resistivity values without the need to be set to a specific starting or erased resistivity value, regardless of the previous resistivity value of the material, in response to an electrical signal; and means (6, 8A) for delivering the electrical signal to at least a portion of the volume of memory material.</p>		

(19)日本国特許庁 (JP)

(12) 公表特許公報 (A)

(11)特許出願公表番号
特表2002-512439
(P2002-512439A)

(43)公表日 平成14年4月23日(2002.4.23)

(51)Int.Cl. ⁷ H 01 L 27/10	識別記号 4 5 1	F I H 01 L 27/10	テマコード [*] (参考) 4 5 1 5 F 0 8 3
--	---------------	---------------------	--

審査請求 未請求 予備審査請求 有 (全 33 頁)


(21)出願番号 特願2000-544500(P2000-544500)
(86) (22)出願日 平成11年4月20日(1999.4.20)
(85)翻訳文提出日 平成12年10月20日(2000.10.20)
(86)国際出願番号 PCT/US99/08564
(87)国際公開番号 WO99/54128
(87)国際公開日 平成11年10月28日(1999.10.28)
(31)優先権主張番号 09/063,174
(32)優先日 平成10年4月20日(1998.4.20)
(33)優先権主張国 米国(US)
(81)指定国 EP(AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), AU, BR, CA, FI, JP, KR, MX, NO, RU, SG, UA

(71)出願人 エナジー コンバージョン デバイセス
インコーポレイテッド
ENERGY CONVERSION DEVICES, INC.
アメリカ合衆国 48084 ミシガン州 ト
ロイ ダブリュー. メイプル ロード
1675
(72)発明者 オヴシンスキー、スタンフォード アー
ル.
アメリカ合衆国 48013 ミシガン州 ブ
ルームフィールド ヒルズ スカーレル
ロード 2700
(74)代理人 弁理士 三好 秀和 (外1名)
最終頁に続く

(54)【発明の名称】相変化材料及び誘電体材料から成る記憶材料を用いた記憶素子

(57)【要約】

单一セル記憶素子(30)を限定している記憶材料本体(36)、並びに記憶材料本体の少なくとも一部分に電気信号を伝達する手段(6、8A)とから構成され、記憶材料は相変化材料及び誘電体材料の不均質混合物から成ることを特徴とする、電気的に作動される单一セル記憶素子が開示されている。单一セル記憶素子(30)を限定している記憶材料本体(36)、並びに記憶材料本体の少なくとも一部分に電気信号を伝達する手段(6、8A)とから構成され、記憶材料は相変化材料及び誘電体材料から成り、相変化材料は、複数の検出可能な固有抵抗値を有し、且つ電気信号に応じて、特別な初期又は消去固有抵抗値に設定する必要なく、材料のそれ以前の固有抵抗値に無関係に、複数の固有抵抗値の一つに直接に設定できるものであることを特徴とする、電気的に作動される单一セル記憶素子が開示されている。



【特許請求の範囲】

【請求項 1】 単一セル記憶素子を限定している記憶材料本体と、前記記憶材料本体の少なくとも一部分に電気信号を伝達する手段とから成り、前記記憶材料は相変化材料と誘電体材料との不均質混合物から成る、電気的に作動される単一セル記憶素子。

【請求項 2】 前記相変化材料が、複数の検出可能な抵抗率値を有し、且つ前記電気信号に応じて、特別な初期の又は消去された抵抗率値に設定する必要なく、前記材料のそれ以前の抵抗率値に無関係に、前記複数の抵抗率値の一つに直接に設定することができる、請求項 1 に記載の記憶素子。

【請求項 3】 前記相変化材料が、Te、Se、Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O 及びそれらの混合物又は合金から成る群から選択される一つ又はそれ以上の元素を含有する、請求項 1 に記載の記憶素子。

【請求項 4】 前記相変化材料が、少なくとも一つのカルコゲン元素と少なくとも一つの遷移金属元素とを含有する、請求項 3 に記載の記憶素子。

【請求項 5】 前記カルコゲン元素が、Te、Se 及びそれらの混合物又は合金から成る群から選ばれる、請求項 4 に記載の記憶素子。

【請求項 6】 前記カルコゲン元素が Te と Se との混合物である、請求項 5 に記載の記憶素子。

【請求項 7】 前記少なくとも一つの遷移金属元素が、Cr、Fe、Ni、Nb、Pd、Pt 及びそれらの混合物又は合金から成る群から選ばれる、請求項 4 に記載の記憶素子。

【請求項 8】 前記誘電体材料が、酸化物、窒化物、弗化物、硫化物、塩化物、炭化物、オキシ窒化物、カルボキシ窒化物、硼化物、磷化物及びそれらの混合物又は合金から成る群から選ばれた一つ又はそれ以上の材料である、請求項 1 に記載の記憶素子。

【請求項 9】 前記誘電体材料が有機誘電体材料である、請求項 1 に記載の記憶素子。

【請求項 10】 前記伝達する手段が、前記記憶材料本体に隣接する第一の接合及び第二の接合である、請求項 1 に記載の記憶素子。

【請求項11】 前記伝達する手段が少なくとも一つのテープー状の接合から成り、かつ、前記テープー状の接合が、前記記憶材料本体に隣接する頂点に向かってテープー状に形成されている、請求項1に記載の記憶素子。

【請求項12】 前記伝達する手段が、前記記憶材料本体に近接して配置された少なくとも一つの電界エミッターから成る、請求項1に記載の記憶素子。

【請求項13】 前記伝達する手段が、前記記憶材料本体のトンネル効果を示す距離内に配置された少なくとも一つの電界エミッターから成る、請求項1に記載の記憶素子。

【請求項14】 前記相変化材料が、二つの検出可能な抵抗率値を有する、請求項2に記載の記憶素子。

【請求項15】 前記相変化材料が、少なくとも三つの検出可能な抵抗率値を有する、請求項2に記載の記憶素子。

【請求項16】 単一セル記憶素子を限定している記憶材料本体と前記記憶材料本体の少なくとも一部分に電気信号を伝達する手段とから成る单一セル記憶素子であって、

前記記憶材料は相変化材料と誘電体材料とから成り、前記相変化材料は、複数の検出可能な抵抗率値を有し、前記電気信号に応じて、特別な初期の又は消去された抵抗率値に設定する必要なく、前記材料のそれ以前の抵抗率値に無関係に、前記複数の抵抗率値の一つに直接に設定される能够である、電気的に作動される前記单一セル記憶素子。

【請求項17】 前記相変化材料が、Te、Se、Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O及びそれらの混合物又は合金から成る群から選ばれる一つ又はそれ以上の元素を含有する、請求項16に記載の記憶素子。

【請求項18】 前記相変化材料が、少なくとも一つのカルコゲン元素と少なくとも一つの遷移金属元素とを含有する、請求項17に記載の記憶素子。

【請求項19】 前記カルコゲン元素が、Te、Se及びそれらの混合物又は合金から成る群から選ばれる、請求項18に記載の記憶素子。

【請求項20】 前記カルコゲン元素が、TeとSeとの混合物である、請求項19に記載の記憶素子。

【請求項21】 前記少なくとも一つの遷移金属元素が、Cr、Fe、Ni、Nb、Pd、Pt及びそれらの混合物又は合金から成る群から選ばれる、請求項18に記載の記憶素子。

【請求項22】 前記誘電体材料が、酸化物、窒化物、弗化物、硫化物、塩化物、炭化物、オキシ窒化物、カルボキシ窒化物、硼化物、磷化物及びそれらの混合物又は合金から成る群から選ばれる一つ又はそれ以上の材料である、請求項16に記載の記憶素子。

【請求項23】 前記誘電体材料が、有機誘電体材料である、請求項16に記載の記憶素子。

【請求項24】 前記伝達する手段が、前記記憶材料本体に隣接する第一の接合及び第二の接合である、請求項16に記載の記憶素子。

【請求項25】 前記伝達する手段が、少なくとも一つのテーパー状の接合から成り、前記テーパー状接合が、前記記憶材料本体に隣接する頂点に向かってテーパー状に形成されている、請求項16に記載の記憶素子。

【請求項26】 前記伝達する手段が、前記記憶材料本体に近接して配置された少なくとも一つの電界エミッターから成る、請求項16に記載の記憶素子。

【請求項27】 前記伝達する手段が、前記記憶材料本体のトンネル効果を示す距離内に配置された少なくとも一つの電界エミッターから成る、請求項16に記載の記憶素子。

【請求項28】 前記相変化材料が二つの検出可能な抵抗率値を有する、請求項16に記載の記憶素子。

【請求項29】 前記相変化材料が、少なくとも三つの検出可能な抵抗率値を有する、請求項16に記載の記憶素子。

【発明の詳細な説明】**【0001】****(関連出願情報)**

この出願は、米国特許出願第08/739,080号、1996年10月28日出願の一部継続出願である。

【0002】**(発明の分野)**

本発明は、一般的には、電気的に作動される記憶材料に関する。より正確には、本発明は、相変化材料及び誘電体材料から成る記憶材料を有する、電気的に作動される記憶素子に関する。

【0003】**(発明の背景)**

オボニック(Ovonic) EEPROMは、全く新しい、工業所有権の確立した、高性能の、不揮発性薄膜電子記憶素子である。その利点は、データの不揮発性記憶、高ビット密度の可能性、及び、結果として、その立地面積の小さいことによる低価格を含み、且つ簡単な二端子素子構造、永い再プログラミング繰り返し寿命、低いプログラミング消費電力、及び高速度を含む。オボニックEEPROMは、アナログ及びデジタルの両方の形式の情報記憶が可能である。デジタル記憶は二値形式(一記憶セルあたり1ビット)又は多値形式(一セルあたり複数ビット)の何れかによる。二つのデジタル形式の間のスイッチングには、簡単な変更を必要とするのみである。本発明の目的に対しては、”記憶素子”及び”制御素子”は同義語として使用されるであろう。

【0004】

電気的に書き込み可能で且つ消去可能な相変化材料(即ち、凡そアモルファス状態と凡そ結晶状態の間を電気的にスイッチングすることが出来る材料)を電子記憶の用途に用いると言う一般的概念は、例えば、両者とも本発明と同じ譲受人に譲渡されている、1966年9月6日にオブシンスキー(Ovshinsky)に対して発行された米国特許第3,271,591号及び、1970年9月22日にオブシンスキーに発行された米国特許第3,530,441号で開示されているように、この技術分野では周知のこと

であり両開示内容ともこの中に参考にして取れ入れられている。'591及び'441特許に開示されているように、このような相変化材料は、凡そアモルファスと凡そ結晶局所規則性の構造状態の間を、又は完全アモルファスと完全結晶性状態の間の全範囲に亘る局所規則性に検出可能な差がある状態の間を、電気的にスイッチングすることが出来る。即ち、このような材料の電気的スイッチングは、完全にアモルファスと完全に結晶状態の間で起こる必要はなく、むしろ局所規則性の変化を反映した段階的変化過程(incremental steps)をとることができ、完全アモルファスと完全結晶状態の間の範囲に跨がった局所規則性の多様な状態によって象徴される“グレー・スケール”を与える、という事実を'591及び'441特許は説明している。'591及び'441特許によって説明された初期の材料は、もし必要ならば、凡そアモルファスと凡そ結晶局所規則性の二つの構造的状態の間で、符号化二値情報の個々のビットの記憶及び検索に適合させるように、スイッチングすることが出来るものであった。

【0005】

'591及び'441特許で説明された電気的に消去可能な相変化記憶素子は、その広範な利用を妨げる多くの制限事項を有していた。特に、次のものが最も重要な制限事項を表わす：(1)特に局所規則性が大きくなる方向で（結晶化が進む方向で）スイッチングする場合の比較的に低い（現在の基準によって）電気的スイッチング速度；(2)局所規則性に検出可能な変化を起こさせるのに必要な比較的に高い入力消費電力の要求；(3)記憶情報のメガバイトあたりの比較的高い費用（特に現在の磁気ディスク用媒体と比較して）。

【0006】

'591及び'441特許で説明された相変化材料は、構造的局所規則性の変化に基づいている。構造的規則性の変化は、一般に材料内におけるある特定の種の原子移動によりもたらされる。アモルファスと結晶状態の間のこのような原子移動は、移動をもたらすのに時間が必要で、それによりスイッチング時間及び消費電力を比較的大きなものにしている。原子移動が低減されて電気的スイッチング時間及び消費電力が減少した材料が、オプシンスキーに与えられた米国特許第5,166,758号において開示されており、開示内容はこの中に参考にして取り入れてあ

る。本発明の記憶材料は、オボニック EEPROM の電気的スイッチング時間及び消費電力を更に減少させるものである。

【0007】

(発明の要約)

本発明の目的は、スイッチング電流必要量が低減された、電気的に作動される記憶素子を提供することである。

【0008】

この及びその他の目的は、単一セル記憶素子を限定している記憶材料本体、並びに記憶材料本体の少なくとも一部分に電気信号を伝達する手段とから構成され、記憶材料は相変化材料及び誘電体材料の不均質混合物から成ることを特徴とする、電気的に作動される単一セル記憶素子によって満足される。

【0009】

この及びその他の目的は、単一セル記憶素子を限定している記憶材料本体、並びに記憶材料本体の少なくとも一部分に電気信号を伝達する手段とから構成され、記憶材料は相変化材料及び誘電体材料から成り、相変化材料は、複数の検出可能な固有抵抗値を有し、且つ電気信号に応じて、特別な初期の又は消去された固有抵抗値に設定する必要なく、材料のそれ以前の固有抵抗値に無関係に、複数の固有抵抗値の一つに直接に設定できるものであることを特徴とする、電気的に作動される単一セル記憶素子によつても満足される。

【0010】

(発明の詳細な説明)

ここには、電気的に作動される単一セル記憶素子が開示されている。記憶素子は単一セル記憶素子を限定している記憶材料本体、並びに記憶材料本体の少なくとも一部分に電気信号を伝達する手段とから構成される。記憶材料は、低い電気入力において、高速度で、安定状態のダイナミックレンジ内におけるスイッチングを提供する。

【0011】

本発明の一実施態様においては、記憶材料は相変化材料及び誘電体材料の不均質混合物から構成されている。一般に、本発明で用いられる相変化材料は、電気

信号を加えることによって第一の検出可能状態から第二の検出可能状態へ変化できるような、この技術分野において周知の如何なる相変化材料であってもよい。相変化材料は、第一の状態では第一の検出可能特性を、第二の状態では第二の検出可能特性を有する。好ましくは、第一及び第二の検出可能特性はそれぞれ電気固有抵抗である。

【0012】

相変化材料は、凡そアモルファスと凡そ結晶状態との間で電気的にスイッチング出来ることが好ましい。相変化材料の実例は、米国特許第 3,271,591号及び米国特許第 3,530,441号の中に提供されている。米国特許第 3,271,591号及び米国特許第 3,530,441号の両方の開示内容は、参考にしてここに取り入れられている。

【0013】

’591 及び ’441 特許で吟味されているように、このような相変化材料は、凡そアモルファスと凡そ結晶局所規則性という二つの異なる構造的状態の間で、符号化二値情報の記憶及び検索に適合させるように、電気的にスイッチングすることが出来る。代わりに、相変化材料は、完全にアモルファスと完全に結晶性の状態の間の全範囲に亘って、局所規則性に検出可能な差がある状態の間を、電気的にスイッチングすることも出来る。即ち、相変化材料の電気的スイッチングは、完全にアモルファスと完全に結晶状態の間の範囲に跨がる局所規則性の多様な状態によって象徴される “グレー・スケール” を与えるような、局所規則性の変化を反映した、段階的变化過程をとることができる。

【0014】

”アモルファス” という術語は、単結晶に比較して構造的に規則性が弱いか又は不規則性が大で、且つ高い電気固有抵抗のような検出可能特性を具備する状態を意味する。ここで用いられている ”結晶(性)” という術語は、アモルファスに比較して構造的に規則性が強く、且つ低い電気固有抵抗のように検出可能な差を示す特性を少なくとも一つ具備する状態を意味する。

【0015】

相変化材料の他の例は、同一所有権者に譲渡された米国特許第 5,166,758号、

米国特許第 5,296,716号、米国特許第 5,534,711号、米国特許第 5,536,947号、米国特許第 5,596,522号及び米国特許第 5,687,112号の中に見出される。米国特許第 5,166,758号、米国特許第 5,296,716号、米国特許第 5,534,711号、米国特許第 5,536,947号、米国特許第 5,596,522号及び米国特許第 5,687,112号の開示内容は、参考にしてここに取り入れてある。

【0016】

相変化材料は、”不揮発性”であることが好ましい。ここで用いられているように、”不揮発性”は、相変化材料が記憶セルによって記憶される情報の保全性を（選んだ誤差の限界内で）定期的にリフレッシュする必要なしに維持することを意味する。従って、設定した固有抵抗値が、そこに記憶された情報の保全性を長期間に亘って失うことなく、一定に保たれる。

【0017】

相変化材料は、素子中に記憶された情報を変えるために記憶素子を特別な初期値に設定する必要がないように、”直接、重ね書き可能”であることが好ましい。好ましくは、本発明の相変化材料は、(1)複数の検出可能な電気固有抵抗値を有し、(2)電気信号に応じて何れか一つの固有抵抗値からその他の何れかの固有抵抗値へとスイッチングすることが出来、且つ(3)特別な初期又は消去固有抵抗値に設定する必要なく、材料のそれ以前の固有抵抗値に無関係に、複数の固有抵抗値の一つに直接に設定できるものである。

【0018】

本発明の一実施態様においては、相変化材料は二つの検出可能な電気固有抵抗値を具備している。これは、二値記憶の可能性を有する單一セル記憶素子を提供する。本発明のもう一つの実施態様においては、相変化材料は三又はそれ以上の検出可能な電気固有抵抗値を具備している。これは、複数ビット記憶の可能性を有する單一セル記憶素子を提供する。

【0019】

本発明のもう一つの実施態様においては、記憶材料は相変化材料及び誘電体材料から成り、相変化材料は複数の検出可能な固有抵抗値を有し、且つ特別な初期又は消去固有抵抗値に設定する必要なく、材料のそれ以前の固有抵抗値に無関係

に、複数の固有抵抗値の一つに電気信号に応じて直接に設定できるものである。相変化材料及び誘電体材料は、本明細書に説明されている物である。記憶材料は、相変化材料と誘電体材料の不均質混合物である。代わりに、記憶材料は、相変化材料と誘電体材料の均質混合物であることもある。

【0020】

一般に、本発明の相変化材料は、複数の成分元素から構成される。好ましくは、相変化材料はTe、Se、Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O及びそれらの混合物又は合金から成る群から選ばれた、一つ又はそれ以上の構成要素を含有する。相変化材料は、少なくとも一つのカルコゲン元素を含有し、且つ少なくとも一つの遷移金属元素を含有する。

【0021】

好ましくは、カルコゲン元素は、Te、Se及びそれらの混合物又は合金から成る群から選ばれる。更に好ましくは、カルコゲン元素はTe及びSeの混合物である。

【0022】

ここで使われているように、”遷移金属”という術語は、原子番号21から30まで、39から48まで、57及び72から80までの元素を含む。好ましくは、遷移金属元素は、Cr、Fe、Ni、Nb、Pd、Pt及びそれらの混合物又は合金から成る群から選ばれる。最も好ましいのは、遷移金属がNiであることである。これらの多元素系の特別な実例は、Ni及び／又はSeを含むか又は含まないTe：Ge：Sb系に関して、以下に述べる。

【0023】

特に、ここで説明されるテルル合金は、孤立対状態から成る価電子帯を具備している。四(4)p殻電子がTeに存在しTe原子はp殻中のこれらの結合電子の二個によって化学的に結合するので、他の二個の外側の電子（孤立対）は結合の目的には使用されず、従って実質的にその系の原子のエネルギーを変化させない。この点に関して、最高に充填された分子軌道は孤立対電子を含む軌道であることを注目すべきである。これは、テルル及びゲルマニウム原子の完全に化学量論的結晶においては、微結晶を形成する格子に内部歪みを与えると、価電子帯が広くなりその時存在するフェルミ準位の位置に向かって上昇するので重要である。しかし

、TeGe結晶は本来“自己補償的”である、即ち結晶はTeに富んだ（約52パーセントTe及び48パーセントGe）組成を優先的にとろうとする。化学量論的結晶は面心立方晶である；しかし、最少量のエネルギーの添加により、Ge及び／又はSbの空格子点の数が増加することによって、結晶は菱面体格子構造をとることが出来る。結晶格子構造中の空格子点の生成が、TeGe合金内の格子歪みを減少することができ、材料のエネルギー状態を下げる原因となり、且つフェルミ準位を価電子帯に向かって動かす。

【0024】

原子の挙動を完全に予想できるわけではないが良く記述できる説明を得る目的で、短距離局所秩序モデルに局所秩序のアモルファスモデルを重畠することは、不可欠なことではないにしても容認できることではある。材料のアモルファスに関する性質を考察する場合は、バンド尾部（バンドテイル）における欠陥状態密度はバンド端部近傍で最大であり、捕獲された電荷担体に対する再結合中心の深さはバンド端部から遠く離れたところでより深くなっている。これらの深いトラップ及び尾部状態の存在が、フェルミ準位とバンド端部との間の中間的安定抵抗値についての可能性のある説明を提供するかも知れない。理論に関係なく、完全に結晶性の場合には、本発明の半導体材料は金属に似た伝導性を示す縮退した半導体である。

【0025】

更に、半導体及び記憶材料の巨視的構造体中に存在する微結晶の寸法は、比較的小さく、好ましくは約2000Å未満、より好ましくは約50Åと500Åの間、最も好ましくは約200Åから約400Åの程度であると考えられている。更に、これらの微結晶は、材料の多数のフェルミ準位位置の高速形成に寄与するアモルファス膜（アモルファス・スキン）によって取り囲まれており、異なる抵抗値（伝導度）として検出可能であると同時に、材料を信頼性良く且つ繰り返して設定できる検出可能な抵抗値間の遷移に対する、低消費電力という必要条件にも寄与していると信じられている。

【0026】

本発明の微細結晶材料から作成した二又は三端子半導体素子のスイッチング特

性の変調は、繰り返し可能で且つ検出可能な抵抗値がもたらされるように制御されることがある、ということも亦見出されている。本発明の材料が、望みの伝導率（フェルミ準位の位置によって定められる）に低い消費電力の入力信号で迅速に設定されるためには、前記材料が少なくとも二つの異なったフェルミ準位の位置内に安定して（又は長寿命の準安定状態で）存在することが可能でさえあればよく、そこでフェルミ準位の位置は実質的に不变なバンドギャップ並びに異なった電気伝導度によって特徴付けられる、という事実も見出されている。上で注目したように、比較的小さい微結晶寸法は、検出可能な抵抗値間の高速遷移に寄与することがある、ということも亦信じられている。

【0027】

本発明の相変化材料の多くは、単位体積当たりより多くの且つより小さい微結晶を形成する傾向を有する。本発明を具体化する代表的材料の最大優先範囲の微結晶寸法は、2000Åよりは著しく小さく、一般に従来技術材料で特徴的な約2000Åから5000Åの範囲より小さいことが見出されている。微結晶の寸法は、微結晶の直径、又は微結晶が球形をしていない場合には直径と等価な”特性寸法”として、定義される。

【0028】

本発明の評価基準に合致したTeGeSb材料と同種の高い抵抗状態における組成は、従来技術の電気的に消去可能な記憶材料に存在するのに比べて、実質的に低い濃度のTeによって凡そ特徴付けられることが確認された。TeGeSb材料の例は、同一所有権者に譲渡された米国特許第5,534,711号、米国特許第5,536,947号、及び米国特許第5,596,522号で提供されている。

【0029】

実質的に改善された電気的スイッチング性能特性を与える一つの組成においては、堆積したままの材料中のTeの平均濃度は、70%より十分低く、典型的には約60%未満で一般に約23%の低いところから約58%Teまでの範囲にあり、最も好ましくは約48%から58%Teまでである。Geの濃度は、約5%より大きく、約8%の最低値から材料中の平均約30%までの範囲にあり、一般には50%未満に留まっている。最も好ましくは、Geの濃度は約8%から約40%までの範囲にある。この組

成の主成分元素の残りはSbである。与えられた百分率は原子百分率であり、成分元素の原子の総計は100%になる。従って、この組成は $\text{Te}_a\text{Ge}_b\text{Sb}_{100-(a+b)}$ で表わすことがある。これらの三元系Te-Ge-Sb合金は、更に良好な電気的特性を有する相変化材料を追加して開発するのに、有益な出発材料である。

【0030】

本発明の相変化材料は、少なくとも一つのカルコゲンを含むことが好ましく、一つ又はそれ以上の遷移金属を含むことがある。遷移金属を含む相変化材料は、Te-Ge-Sb三元系の相変化材料を元素によって改良した形態である。即ち、元素によって改良された相変化材料が、Te-Ge-Sb相変化合金の改良された形態を構成する。この元素による改良は、Seなどのカルコゲン元素を追加又は追加しないで、遷移金属を基本のTe-Ge-Sb三元系に取り入れることにより達成される。一般に、元素によって改良される相変化材料は、二つの範疇に分けられる。

【0031】

第一の範疇は、Te、Ge、Sb及び遷移金属を $(\text{Te}_a\text{Ge}_b\text{Sb}_{100-(a+b)})_c\text{TM}_{100-c}$ の割合で含む相変化材料であり、下付き文字は原子百分率で、成分元素についての総計は100%になり、TMは一つ以上の遷移金属、a及びbは上で基本のTe-Ge-Sb三元系に対して述べた通りであり、cは約90%と約99.99%の間である。遷移金属は、Cr、Fe、Ni、Nb、Pd、Pt及びそれらの混合物又は合金を包含することが好ましい。

【0032】

この系により包含される相変化材料の具体的な例は、

(Te56Ge22Sb22)95Ni5、(Te56Ge22Sb22)90Ni10、(Te56Ge22Sb22)95Cr5、
 (Te56Ge22Sb22)90Cr10、(Te56Ge22Sb22)95Fe5、(Te56Ge22Sb22)90Fe10、
 (Te56Ge22Sb22)95Pd5、(Te56Ge22Sb22)90Pd10、(Te56Ge22Sb22)95Pt5、
 (Te56Ge22Sb22)90Pt10、(Te56Ge22Sb22)95Nb5、(Te56Ge22Sb22)90Nb10、
 (Te56Ge22Sb22)90Ni5Cr5、(Te56Ge22Sb22)90Ni5Fe5、
 (Te56Ge22Sb22)90Cr5Fe5、(Te56Ge22Sb22)90Pd5Cr5、
 (Te56Ge22Sb22)90Ni5Pd5、(Te56Ge22Sb22)90Pd5Pt5、

等を含むであろう。

【0033】

第二の範疇は、Te、Ge、Sb、Se及び遷移金属を $(T e_a G e_b S b_{100-(a+b)})_c T M_d S e_{100-(c+d)}$ の割合で含む相変化材料であり、下付き文字は原子百分率で、成分元素についての総計は100%になり、TMは一つ以上の遷移金属、a及びbは上で基本のTe-Ge-Sb三元系に対して述べた通りであり、cは約90%と約99.5%の間であり、dは約0.01%と10%の間である。遷移金属は、Cr、Fe、Ni、Pd、Pt、Nb及びそれらの混合物又は合金を包含することが好ましい。この系により包含される相変化材料の具体的な例は、

(Te56Ge22Sb22)90Ni5Se5、	(Te56Ge22Sb22)80Ni10Se10
(Te56Ge22Sb22)90Cr5Se5、	(Te56Ge22Sb22)80Cr10Se10
(Te56Ge22Sb22)90Fe5Se5、	(Te56Ge22Sb22)80Fe10Se10
(Te56Ge22Sb22)90Pd5Se5、	(Te56Ge22Sb22)80Pd10Se10
(Te56Ge22Sb22)90Pt5Se5、	(Te56Ge22Sb22)80Pt10Se10
(Te56Ge22Sb22)90Nb5Se5、	(Te56Ge22Sb22)80Nb10Se10
(Te56Ge22Sb22)85Ni5Cr5Se5、	(Te56Ge22Sb22)80Ni5Fe5Se10
(Te56Ge22Sb22)85Cr5Fe5Se5、	(Te56Ge22Sb22)85Ni5Pd5Se5
(Te56Ge22Sb22)80Ni5Pt5Se10、	(Te56Ge22Sb22)85Ni5Nb5Se5
(Te56Ge22Sb22)85Pd5Cr5Se5、	(Te56Ge22Sb22)80Pd5Pt5Se10
(Te56Ge22Sb22)85Pd5Nb5Se5、	(Te56Ge22Sb22)85Pt5Nb5Se5

等を含むであろう。

【0034】

相変化材料は、実質的に不揮発性の設定された抵抗値を有する。しかし、相変化材料の抵抗値が元の設定値からずれる場合は、以下に説明する”組成的改良”がこのずれを相殺するのに利用されることがある。ここで用いられているように、”不揮発性”という術語は、設定された抵抗値が長時間に亘り実質的に一定のまま留まる状態を意味する。勿論、選んだ誤差の限界の外では絶対に”ずれ”が起こらないことを保証するために、ソフトウェア（以下に吟味する帰還系を含む）を採用することが出来る。記憶素子の抵抗値のずれは、そのまま妨げられずに

残ると、情報の曖昧な尺度での記憶を妨げることが出来るので、それを最少にすることが望ましい。

【0035】

ここで”組成的改良”は、抵抗の実質的に安定な値を生み出すための、相変化材料を組成的に改良する如何なる手段をも含むと定義され、材料の固有の抵抗値を増加させるためにバンドギャップを広げる元素を添加することを含む。組成的改良の一実施例は、厚さに関して次第に変化する組成的不均一性を含むことである。例えば、相変化材料本体が第一のTe-Ge-Sb合金から第二の違った組成のTe-Ge-Sb合金へと漸近的に変化することがある。組成の漸近的变化は、設定した抵抗値がずれるのを低減させるものであれば如何なる形態をとっても良い。例えば、組成の漸近的变化は同一合金系の第一と第二の合金に限る必要はない。漸近的变化は二つ以上の合金によっても達成できる。漸近的变化は均一で且つ連続的であり得るし、又不均一又は不連続でもあり得る。抵抗値のずれを低減する結果をもたらす組成の漸近的变化の具体例は、一方の表面での $Ge_{14}Sb_{29}Te_{57}$ から反対の面の $Ge_{22}Sb_{22}Te_{56}$ 迄均一で連続的な漸近的变化を含むものである。

【0036】

抵抗のずれを低減するために組成的改良を採用するもう一つの方法は、相変化材料本体を層構造化することである。即ち、相変化材料本体を、複数の不連続な、違った組成の比較的薄い層から形成することがある。例えば、相変化材料本体は、一組以上の層を含み、それぞれの層は異なったTe-Ge-Sb合金から形成されていても良い。再び、漸近的变化をする組成の場合と同様に、抵抗値のずれを実質的に低減する結果をもたらすような如何なる層の組み合わせも採用可能である。層は同じ厚さであっても良いし、異なる厚さであっても良い。記憶材料中には幾層使われても良いし、同じ合金の複数の層が隣接して又は互いに離れて、記憶材料本体中に存在してもよい。亦、異なった合金組成の任意の数の層が使用されてもよい。組成的層構造化の具体例は、 $Ge_{14}Sb_{29}Te_{57}$ 及び $Ge_{22}Sb_{22}Te_{56}$ の交互に積層された層の組からなる記憶材料本体である。

【0037】

抵抗のずれを低減するための組成的不均一性の更にもう一つの形態は、組成の

漸近的変化と組成的層構造化とを組み合わせることで達成される。より厳密には、前述の組成の漸近的変化は、上で説明した組成的層構造化の何れかと組み合わされて、安定した記録材料本体を形成するであろう。この組み合わせを採用した典型的な相変化材料本体は、(1) $\text{Ge}_{22}\text{Sb}_{22}\text{Te}_{56}$ の個別的な層の後に、 $\text{Ge}_{14}\text{Sb}_{29}\text{Te}_{57}$ 及び $\text{Ge}_{22}\text{Sb}_{22}\text{Te}_{56}$ の漸近的に変化する組成が続くような、相変化材料本体、及び(2) $\text{Ge}_{14}\text{Sb}_{29}\text{Te}_{57}$ の個別的な層、並びに $\text{Ge}_{14}\text{Sb}_{29}\text{Te}_{57}$ 及び $\text{Ge}_{22}\text{Sb}_{22}\text{Te}_{56}$ の漸近的組成変化を含む、相変化材料本体、である。

【0038】

吟味したように、複合記憶材料は上述したような相変化材料と誘電体材料との混合物である。一般に誘電体材料は、”電気絶縁物であるか、最少の電力消費で電場が維持できる材料である。固体はその価電子帯が充満しているか、伝導帯から少なくとも 3 eV 離れているときは誘電体である”マグロー・ヒル物理学百科事典、第二版、1993年、283 頁。ここで用いられる誘電体材料は、化学的に相変化材料と反応性の無い誘電体材料であれば、如何なるものでもよい。誘電体材料は、相変化材料よりも高い融点を有することが好ましい。

【0039】

特に、誘電体材料は、酸化物、窒化物、弗化物、硫化物、塩化物、炭化物、オキシ窒化物、カルボキシ窒化物、硼化物、燐化物及びそれらの混合物又は合金から成る群から選ばれた、一つ又はそれ以上の材料であろう。この技術分野で周知の他の誘電体材料も使ってよい。誘電体材料は、有機誘電体材料の群から選んでもよい。これらは、アミド、ポリアミド、イミド、ポリイミド、及びパリレンなどの材料を含むが、それに限定はされない。

【0040】

酸化物は、 SiO_2 等の酸化珪素、 TiO_2 等の酸化チタン、 Al_2O_3 等の酸化アルミニウム、 ZrO_2 等の酸化ジルコニウム、 GeO_2 等の酸化ゲルマニウム、及び Ta_2O_5 等の酸化タンタルを含む。他の可能性のある酸化物は、 B_2O_3 、 Sb_2O_3 、及び PbO を含む。窒化物は、 Si_3N_4 等の窒化珪素、 AlN 等の窒化アルミニウム、同じく TiN 、 SiN 、 ZrN 及び BN 、並びに化学量論組成を外れた窒化珪素 SiN_x を含む。硫化物は、 SiS_2 等の硫化珪素、 GeS_2 等の硫化ゲルマニウム、及び ZnS 等の硫化亜鉛を含む。弗化

物は、MgF₂、CaF₂、及びLiF₂を含む。

【0041】

種々のガラスも亦使用されることがある。例えば、La、Si、O及びNを含有するLaSiON材料、Si、Al、O及びNを含有するSiAlON材料、イットリウムを含有するSiAlON、又はNd、Si、O及びNを含有するNdSiON材料が使用されることがある。

【0042】

複合記憶材料は、能動的相変化材料と非能動的誘電体材料の不均一混合物である。このような不均一混合物の一実施態様は、相変化材料の層が誘電体材料の層と相互に混合された多層構造である。各層の厚さは、約5Åと約75Åの間であることが好ましい。より好ましくは、各層の厚さは約10Åと約50Åの間であろう。各層の厚さは、約20Åと約30Åの間が最も好ましい。

【0043】

無線周波グロー放電などのプラズマ技術で改善された、スパッタリング、蒸着などの方法、又は化学蒸着法（CVD）によって、複合記憶材料が形成される。本発明の複合記憶材料は、無線周波スパッタリング又は蒸着によって形成されることが最も好ましい。複数のターゲット、普通は相変化材料のターゲットと誘電体材料のターゲット、を使用する多元蒸着源スパッタリング技術によって形成されることがある。基板に対向して配置されたこれらのターゲットにより、基板を各ターゲットに対して相対的に回転させながらスパッタリングが遂行される。相変化材料と誘電体材料の両方を含有するターゲットが、同様に使用されることもある。なお、表面移動度による結晶凝集と同じく結晶成長にも影響を与えることによって、形成される複合記憶材料中の相変化材料の形態学的性質を制御するために、基板加熱が利用されることがある。

【0044】

複合材料中の誘電体材料の体積百分率は、制御することが出来る。非能動的誘電体材料の体積百分率は、約60%と90%の間であることが好ましい。より好ましくは、誘電体材料の体積百分率は約75%と約87%の間である。最も好ましいのは、誘電体材料の体積百分率は約80%と約84%の間である。

【0045】

複合記憶材料は、遠心塗布法によって形成されることもある。相変化材料は、相変化材料とポリアミドのような有機高分子などの誘電体との不均一混合物となる。得られた混合物はシリコン基板上に遠心塗布され、望みの性質を有する複合記憶材料が形成される。

【0046】

本発明の单一セル記憶素子は、上に開示した複合記憶材料本体から構成される。更に記憶素子は、複合記憶材料本体の少なくとも一部に電気信号を伝達する手段を備えている。”電気信号”は電流であることが好ましい。”電流”は、電荷の流れである。電荷の例は、電子、陽子、正又は負のイオン、又はその他如何なる型の帶電粒子もそうである。電荷の流れは、電子線又は陽子線などの帶電粒子の線束に起因するであろう。電気信号は、電圧であってもよい。

【0047】

本発明の一実施態様においては、伝達手段は第一の接合及び第二の接合である。接合の各々は記憶材料本体に隣接している。ここで用いたように、接合の少なくとも一部分が実際に記憶材料に触れていれば、接合は記憶材料本体に”隣接している”のである。

【0048】

本発明の一実施態様において、第一の接合及び第二の接合は、間隔を空けて配置され記憶材料本体に隣接している一組のプレーナー型接合である。各接合は一つ又はそれ以上の薄膜接合層からなっている。図1は、単結晶シリコン半導体ウェーハ10の上に形成された、記憶素子の実施態様の断面図を示す。記憶素子は、複合記憶材料36、間隔を空けて配置され記憶材料本体に隣接している第一の接合6、及び間隔を空けて配置され記憶材料本体に隣接している第二の接合8Aを含む。示された実施態様においては、第一及び第二の接合6、8Aはプレーナー型接合である。少なくとも接合6、8Aの内の一つは、一つ又はそれ以上の薄膜の層である。第一と第二の接合6、8Aが二つの薄膜層からなる発明の一実施態様が、同一所有権者に譲渡された米国特許出願第08/739,080号に開示されており、開示内容は参考にしてここに取り入れてある。米国特許出願第08/739,080号は、各薄膜層を形成する材料について吟味している。

【0049】

本発明の一実施例においては、接合6、8Aの少なくとも一つが、記憶材料本体に隣接している薄膜層から成り、前記薄膜層はTi、V、Cr、Zr、Nb、Mo、Hf、Ta、W及びそれらの混合物又は合金からなる群から選ばれた一つ又はそれ以上の元素を、B、C、N、O、Al、Si、P、S及びそれらの混合物又は合金からなる群から選ばれた二つ又はそれ以上の元素と、一緒に組み合わせて包含している。材料の実例は、TiCN、TiAlN、TiSiN、W-Al₂O₃、及びCr-Al₂O₃を含む。

【0050】

記憶材料36の層は、約200Åから5000Åの厚さに堆積されるのが好ましく、より好ましくは約250Åから2500Åで、最も好ましいのは厚さで約250Åから500Åである。

【0051】

図1に示した記憶素子は、多段階工程で形成されることがある。接合層8A及び絶縁層46が最初に堆積され、次いで記憶材料36と接合層8Aの間に接合領域が生ずるよう絶縁層46がエッティングされる。記憶層36及び接合層6が次ぎに堆積され、層8A、46、36及び6の全体の積層体が決められた寸法にエッティングされる。全体構造の最上面に堆積されるのは絶縁材料39の層である。絶縁材料の実例は、SiO₂、Si₃N₄及びテルル酸素硫化物(例えば、TeOS)である。絶縁材料39の層がエッティングされ、次ぎにアルミニウム42の層が堆積されて導体12の方向と直角に延伸する第二の電極格子構造42が形成され、個々の記憶素子にX-Y格子接続を完成する。Si₃N₄などの適切なカプセル化材料又はポリアミドなどのプラスチック材料から成る最上面カプセル化層が全体の集積構造を薄く覆い、性能の低下や劣化の原因となる湿気及びその他の外的要素に対して構造を封止する。Si₃N₄カプセル化材料は、例えば低温プラズマ堆積法を用いて堆積される。カプセル化材料層を形成するための周知の技術に従って、ポリアミド材料は遠心塗布され、堆積後に加熱される。

【0052】

本発明のもう一つの実施態様においては、伝達手段は少なくとも一つの”テーパー”接合から構成される。テーパー接合は、記憶材料本体に隣接している頂点

に向かって次第に細くなっている接合である。図2は、第一の接合6及び第二の接合8Bを備え、第一の接合はプレーナー型接合で、第二の接合は記憶材料36に隣接する頂点16に向かって断面積が次第に細くなっているテーパー接合である。図2に示した本発明の実施態様は、同一所有権者に譲渡されたオブシンスキー他に与えられた米国特許第5,687,112号に開示されており、開示内容は参考にしてここに取り入れてある。

【0053】

第一の接合6は一つ又はそれ以上の薄膜の層を備えている。'112特許に開示されているように、第一の接合は二つの薄膜層からなることがある。テーパー接合は、シリコン基板10上に形成することができる”接合チップ”14を備えている。接合チップ14は多段階工程で形成することができる。図形化された酸化物層は、従来の酸化及び写真平版技術を用いてシリコン基板10上に形成することができる。酸化物層をマスクに用いて、シリコン基板は異方的にエッチングされ、接合チップと呼ばれる長いテーパー構造がシリコン基板10の最上面に形成される。接合チップは、円錐形、ピラミッド型、細長、又は楔形に作製される。カルコゲン化合物材料と点接触するその他の形状が、本発明の精神と範囲を逸脱することなく、採用可能である。

【0054】

テーパー接合の頂点は、点状に尖らせることができる。尖らせた頂点は、シリコン基板からエッチングして作製した接合チップを尖らせることによって形成される。尖らせるには、プラズマ・エッチング、湿式化学エッチング又は熱酸化を含むがそれだけに限定されない、反応性処理法を利用する。接合チップは、電気化学的に、例えば溶液にバイアス電圧を掛けて、接合チップを堆積又はエッティングして尖らせることもある。この方法は、モリブデン、タンクステン、又は白金、パラジウム、イリジウム又は金などの貴金属の接合チップを尖らせるのに利用される。

【0055】

頂点は点状に尖らせることが好ましいが、原子のレベルで尖らせる必要はない。丸まった又は平らな頂点でも、各頂点の断面直径が十分小さければ満足できる

ものである。好ましくは、頂点の断面直径は2000Å未満である。より好ましくは、頂点の断面積の直径は1000Å未満である。最も好ましくは、頂点の断面積の直径は500Å未満である。平らな頂点を有するように形成された接合チップは、円錐形、ピラミッド型、細長、又は楔形の切頭体に作製することができる。最も好ましい実施態様においては、頂点の直径は、カルコゲン化物材料の本体を貫通して形成されたフィラメント状細孔（伝導路）の直径に近似する。¹¹²特許に開示されているように、第二の接合8の代替構造は接合チップ14がシリコン基板から細長い柱によって分離されている。

【0056】

エッティング処理でシリコン基板10の中に形成された空間は、適切な誘電体18を第二の接合の最上面に堆積することにより充填される。使用される誘電体材料の実例は、TeOS、SiO₂又はSi₃N₄である。誘電体材料18の堆積の後で、表面は化学-機械研磨(CMP)技術を用いて平坦化される。

【0057】

図2に示した本発明の具体的実施態様は、記憶材料36の下、即ち基板10と記憶材料36との間に位置づけられたテーパー接合8Bを示し、一方プレーナー型接合6は記憶材料の上に位置づけられる。代わって、二つの型の接合の位置は逆にすることもできる。更に、本発明の代わりの実施態様においては、第一と第二の接合は、両方共記憶材料本体に隣接する頂点に向かって次第に細くなるテーパー接合である。本発明のもう一つ別の実施態様は、伝達手段が少なくとも一つの電界エミッターであるような、電気記憶素子である。電界エミッターは、ギブソン他に与えられた米国特許第5,557,596号で吟味されており、開示内容は参考にしてここに取り入れてある。電界エミッターは、記憶材料に極近接して置かれた頂点に向かって次第に細くなる。ここで定義されたように、“極近接して”という用語は、電界エミッターが実際に記憶材料本体に接触していないことを意味する。好ましくは、電界エミッターは、記憶材料本体から約50Åと約100,000Åの間に置かれる。より好ましくは、電界エミッターは、記憶材料本体から約500Åと約50,000Åの間に置かれる。

【0058】

電界エミッターは、テーパー頂点から電子線を発生する。'596特許で吟味されたように、電子線は多くの異なった方法で電界エミッターから引き出される。一つの実施態様においては、円形のゲートが電界エミッターの周りに配置され、電界エミッターとゲートの間に電位が印加される。もう一つの実施態様においては、電位は電界エミッターと記憶材料本体そのものの間に印加される。更にもう一つの実施例においては、接合（プレーナー型接合のような）が記憶材料本体に隣接して配置され、電界エミッターから間隔を空けて配置される。電位は電界エミッターとプレーナー型接合の間に印加され、電子線が記憶材料本体に向かって推進されて記憶材料に衝突する。一つ以上の電界エミッターが用いられることがあることを注記する。

【0059】

電界エミッターは多くの方法で作製される。一つの方法は、Journal of Applied Physics、47巻、12号、1976年12月に掲載された、スピント(Spindt)他による“モリブデン円錐を有する薄膜電界放出陰極の物理的性質”において吟味されている。もう一つの方法は、第4回国際真空マイクロエレクトロニクス会議、長浜、日本、1991年、の技術抄録26頁に掲載された、別井(Betsui)による“Si電界エミッター・アレイの作製及び特性”において吟味されている。

【0060】

本発明の一実施態様においては、電界エミッターと記憶材料本体の間に部分真空が存在する。'596特許で吟味されたように、部分真空は少なくとも 10^{-5} torrがよい。真空空洞内で電界エミッターを作製する方法はこの技術分野では周知である。この技術は、IEEE Transactions on Components, Hybrids, and Manufacturing Technology、15巻、1051頁、1992年に掲載された、ジョンズによる“シリコン電界放出トランジスタ及びダイオード”において吟味されている。代って、電界エミッターと記憶材料本体の間に気体が入れられることがある。

【0061】

本発明の更にもう一つの実施態様においては、電流伝達手段は、記憶材料本体に極近接して置かれたトンネル接合である。トンネル接合は電界エミッターに似たものである。トンネル接合は記憶材料本体に極近接して配置された頂点に向か

って次第に細くなる。トンネル接合は実際に記憶材料に接触してはいないが、量子力学トンネル効果距離以内に配置される。好ましくは、この距離は50Å未満である。

【0062】

記憶素子の実施態様において、伝達手段が第一と第二の接合である場合は、“開口直径”という術語を適用できる。ここで用いられるときは、“開口直径”という術語は、記憶材料と前記第一と第二の電気接合の間の、最少接触領域の平均断面として定義される。例えば、図1に示す本発明の実施態様においては、開口直径は記憶材料36と接合8Aとの間の接触領域の平均断面である。同様に、図2に示す本発明の実施態様においては、開口直径は記憶材料36と接合8Bとの間の接触領域の平均断面である。開口直径は、写真平板技術の解像度限界が許す限り小さくできる。

【0063】

開口直径は装置の性能に関係する。開口直径を小さくすることは装置の体積を低減し、それにより電気的スイッチングに要求される電流及び電力必要量を低下させる。これは装置の速度と感度を増大させ、抵抗に検出可能な変化を生じさせるのに必要な電力並びにスイッチング時間を低減する。

【0064】

記憶素子の先行実施態様においては、開口直径を写真平板技術で低減することにより、電気的繰り返し操作に必要なプログラミング電流が減少した。それと対照的に、本発明の記憶材料からなる記憶素子においては、誘電体材料の導入によって相変化材料の体積を制限することにより、プログラミング電流の望ましい減少が達成される。

【0065】

誘電体材料が記憶材料の選択された体積比を占めるようになるので、相変化材料によって占められる体積比は低減される。この相変化材料の体積比の低減は、記憶素子をプログラムするのに必要な電流を減少させる。

【0066】

誘電体材料の体積比が制御できるので、薄膜記憶素子の用途においては、電気

伝導性材料の体積が写真平板技術的に限定された接触面積の寸法とは独立に制御できる。このことは、与えられた写真平板技術の水準において必要なプログラミング電流を、記憶素子駆動装置から供給できる電流と両立する値にまで低減させることができる。

【0067】

多元記憶素子に対して可能な配列の上面図を図3に示す。見られるように、装置は記憶素子のX-Yマトリックスを形成している。水平な条12は個々の素子に番地付けするためのX-Y電極格子のXの組を表わす。垂直な条42は番地付け配線のYの組を表わす。

【0068】

本発明の電気的に消去可能な記憶素子のその他の回路配列は、勿論在りうるし、実効可能である。特別に有用な配列の一つは、三次元の多水準アレイであり、記憶素子又は制御素子の複数の面及びそれらの個々の絶縁装置が、互い違いに積層されている。記憶素子の各面は、記憶素子の複数の行と列として配列され、それによりX-Yの番地付が可能である。面を積層することは、記憶素子の記憶密度を増加させるのに加えて、Z次元の相互接続の追加をさせることになる。この配列は、真に知的なコンピュータに対して神経網を模擬させるのに特に有益である。

【0069】

各記憶素子は、ある種の絶縁素子を用いて電気的に互いに絶縁されている。図4は、記憶装置の配置の模式図であって、電気絶縁がダイオードを用いて如何にして達成できるかを示している。回路は、絶縁ダイオード26と直列に電気的に相互接続された記憶素子30を有する、X-Y格子から構成されている。番地付け用配線12及び42は、当業者に周知の方法で外部の番地付け回路に接続される。絶縁素子の目的は、マトリックスの隣接した又は遠方の記憶素子に記憶されている情報と干渉しないで、各個別の記憶素子が読み出し且つ書き込み可能にすることである。

【0070】

図5は、本発明の記憶マトリックス51をその上に形成した単結晶半導体基板50の一部を示す。同様に同一基板50上に形成されているのは番地付けマトリックス

52で、記憶マトリックス51に集積回路接続部品53によって適切に接続されている。番地付けマトリックス52は、記憶マトリックス51に加えられる設定及び読み出しパルスを規定し且つ制御するための信号発生手段を含んでいる。勿論、番地付けマトリックス52は、固体記憶マトリックスと集積化されたり、同時に形成されたりすることがある。

【0071】

実験は、カルコゲン化物組成、熱的調製（堆積後の焼鈍し）、信号パルス持続時間、組成中に存在する酸素などの不純物、微結晶寸法、及び信号パルス波形が、抵抗のダイナミックレンジ、前記ダイナミックレンジの絶対端点抵抗、及び装置をこれらの抵抗値に設定するのに必要な電圧、に影響を及ぼすことを明らかにした。例えば、比較的厚いカルコゲン化物薄膜（即ち、約4000Å）は、結果として高い設定電圧を必要とする（従って記憶材料本体内の電流密度が高くなる）が、一方比較的薄いカルコゲン化物層（即ち、約250Å）は、結果として低い設定電圧（及び電流密度）が必要となる。勿論、微結晶の寸法、従って全体の原子数に対する相対的表面原子数の比の重要性は既に説明した。

【0072】

抵抗のダイナミックレンジは、広いグレー・スケール及び多値レベル・アナログ記憶を可能にする。多値レベル記憶は広いダイナミックレンジを複数の副レンジ又はレベルに分割することにより達成される。連続的抵抗プログラム可能性(programmability)は、二値情報の多数ビットが单一記憶セル内に記憶されるのを可能にする。この多値レベル記憶は、二値情報の多数ビットを擬似アナログ形態に模擬し、このアナログ情報を单一記憶セルに記憶することにより達成される。このように、抵抗のダイナミックレンジを 2^n のアナログレベルに分割することによって、各記憶セルはnビットの二値情報を記憶する能力が与えられることになる。

【0073】

ここで開示した所有権の在る材料及び装置形態を利用することによって、電気的に消去可能で直接重ね書き可能な記憶素子が開発され、SRAMの速度に近づいている速い読み出し及び書き込み速度；EEPROMの不揮発性とランダムアクセス再プログラ

ラミング可能性；並びに他の如何なる半導体記憶装置より著しく低い記憶量一メガバイトあたりの値段、が提供される。

【0074】

ここで発表した開示内容が、本発明の全体的且つ完全な開示を行なう目的で説明した、詳細な実施態様の形で提供されていること、並びにこのような詳細な記述が、添付した特許請求の範囲で記述され且つ定義された本発明の真の範囲を制限するものと解釈されるべきでないこと、は理解されねばならない。

【図面の簡単な説明】

【図1】

各々が記憶材料本体に隣接した第一及び第二の接合を有する、本発明の記憶素子の断面図である。

【図2】

記憶材料本体に隣接する頂点に向かって次第に細くなる接合を有する、本発明の記憶素子の断面図である。

【図3】

素子が如何にして一組の X-Y番地付け配線に接続されるかを示す、多元記憶素子について可能な配置の上面図である。

【図4】

ダイオードなどの絶縁素子が記憶素子と直列に接続されて、各素子をその他の素子から電気的に絶縁する様子を示す、図1の記憶素子の模式図である。

【図5】

番地付け/ドライバー/デコーダーを機能的に取り付けた集積回路チップと電気的に連絡して配置され、図1に描かれている本発明の集積記憶マトリックス、を備えた単結晶半導体基板を説明している、模式的表現である。

【図1】




Figure 1

【図2】




FIGURE 2

【図3】




FIG - 3

【図4】





FIG - 4

【図5】

FIG - 5



【国際調査報告】

INTERNATIONAL SEARCH REPORT		International application No. PCT/US99/08564
A. CLASSIFICATION OF SUBJECT MATTER IPC(6) :B32B 3/00; H01L 9/00 US CL :257/1 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols). U.S. : 257/1, 2, 3, 5, 613, 614; 365/163		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched NONE		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) U.S. PTO APS search terms: phase change, memory, heterogenous, amorphous, resist?		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X — Y	US 3,715,634 A (OVSHINSKY) 6 February 1973, (06.02.73), figures 5-8, column 1, lines 1-25, column 2, lines 15-45, column 6, lines 26-48.	1-2, 8, 10, 14-16, 22, 24, 28-29
X	US 5,124,183 A (NAKANO et al.) 23 June 1992, (23.06.92), figure 13, column 2, lines 11-21.	3-7, 11-13, 17- 21, 23, 25-27
Y	US 3,271,591 A (OVSHINSKY) 06 September 1966, (06.09.66), column 18, lines 57-75, column 19, lines 1-60.	1, 9-10
		3-7, 17-21
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" documents defining the general state of the art which is not considered to be of particular relevance "E" earlier documents published on or after the international filing date "L" documents which may throw doubts on priority claims(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" documents referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		
Date of the actual completion of the international search 15 JUNE 1999		Date of mailing of the international search report 21 SEP 1999
Name and mailing address of the ISA/US Commissioner of Patents and Trademarks Box PCT Washington, D.C. 20231 Facsimile No. (703) 305-3230		Authorized officer SARA W. CRANE Telephone No. (703) 308-0956

Form PCT/ISA/210 (second sheet)(July 1992)*

INTERNATIONAL SEARCH REPORT		International application No. PCT/US99/08564
C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	US 4,710,899 A (YOUNG et al.) 01 December 1987, (01.12.87), column 1, line 19, column 2, lines 17-18, column 4, lines 63-68.	3-7, 12,13, 17-21, 26-27
Y	US 5,687,112 A (OVSHINSKY) 11 November 1997, (11.11.97), cover figure.	11, 25
Y	US 5,557,596 A (GIBSON et al.) 17 September 1996, (17.09.96), column 1, lines 22-30.	12-13, 26-27
Y	US 3,685,028 A (WAKABAYASHI et al.) 15 August 1972, (15.08.72), column 2, lines 53-68, column 3, lines 1-38.	23
X,P ---	US 5,825,046 A (CZUBATYJ et al.) 20 October 1998, (20.10.98), whole patent.	1-10,14-24,28-29
Y,P		11-13, 25-27

Form PCT/ISA/210 (continuation of second sheet)(July 1992)*

フロントページの続き

(72)発明者 チュバティ、 ウォロディミュール
アメリカ合衆国 48092 ミシガン州 ウ
オーレン ウォルター 2426

(72)発明者 ストランド、 デイヴィッド エイ.
アメリカ合衆国 48301 ミシガン州 ブ
ルームフィールド ヒルズ プライアー
レイン 5611

(72)発明者 クラースキー、 パトリック ジェイ.
アメリカ合衆国 48360 ミシガン州 レ
イク オリオン カミラ 766

(72)発明者 コスティレフ、 セルゲイ
アメリカ合衆国 48304 ミシガン州 ブ
ルームフィールド ヒルズ レノックス
1208

(72)発明者 パシュマコフ、 ボイル
アメリカ合衆国 48098 ミシガン州 ト
ロイ ジャーマン 2133

F ターム(参考) 5F083 FR01 JA06 JA36 JA39 LA12
LA16 PR40